网络通信与便携式应用驱动SRAM技术

数据通信和便携式系统成为当今SRAM的重要应用领域。某些SRAM由于能够提供实现较高带宽所需的性能（比如在网络系统中）或维持较长电池使用寿命所需的低功耗（比如在便携式设备中）而在许多应用中起着主导作用。这些架构指的是面向高性能应用的NoBL（无总线延迟）和QDR（四倍数据速率）以及针对低性能应用的MoBL（更长的电池使用寿命）。多年来工艺几何尺寸的不断压缩使得兼顾速度、功耗和...
基于FPGA/CPLD和USB技术的无损图像采集卡

...储等几部分组成。本文介绍的图像采集卡采集的一帧图像是720×576象素，如果取彩色图像，每象素用2个字节表示，每帧图像是720×576×16=6480kbps，分成奇数场和偶数场分别存储在两片SRAM中，则每片的SRAM存储3240kbps的图像数据，因此选用了256K×16=4M位的静态存储器（SRAM）。在图像处理领域，通常只需要黑白图像，可以只取图像的黑白部分，每象素用1个字节表示，每帧图...
支持高性能应用的SRAM

SRAM一直是网络应用的重要组成部分，它可提高带宽，从而在许多高性能应用中起着主导作用。这些应用包括无总线时延 (NoBL)和四倍数据速率 (QDR) 等。就系统资源及内存带宽要求而论，分组处理对内存带宽的要求最高。分组处理块内部的多个功能以及其它存储功能要求采用不同的 SRAM 架构。因此需要采用支持 SRAM 的新型协议及架构，以满足这些网络系统的需求。本文重点介绍针对网络应用提供的...
Coo1Runner-Ⅱ器件实现SRAM控制器

DMA传输时，16位的SRAM用来存储来自CPU/IDE的数据。SRAM分为两个块，分别是Buffer1(0x00～0xff)和Buffer2(0x100～Oxlff)。如图所示为SRAM控制器状态机，读写SRAM都是由此状态机完成的。如图 SRAM控制器状态机DMA访问SRAM的优先级高于CPU。当DMA状态机正在访问SRAM时，如果发生CPU请求SRAM访问，连接到CPU的ready信号将一直保持低电平，等待DMA完成；当DMA访问SRAM时，ready信号有效，告...
为实现高性能选择正确的 SRAM 架构

按惯例，设计人员总把SRAM 作为其最基本的形式，即单端口、单时钟域器件。在需要更高性能时，设计人员通常会选择更高的时钟频率和更宽的总线。尽管这样可以显著提高 SRAM 性能，但却并不是唯一的方法。我们也可以开发用于先进通信系统的存储器，这就将工作重点转向了带宽，而不是时钟频率。存储器带宽的定义为：给定时间内可通过器件访问的数据量。通常单位为Mbps乃至极高性能存储器的Gbp...

SRAM推荐型号

>> 更多SRAM相关热门型号

维库电子市场网-十六年专注打造电子元器件采购网

SRAM

建议反馈

我要上传PDF