带有此标记的料号：
1. 表示供应商具有较高市场知名度，口碑良好，缴纳了2万保证金，经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ，如果无货或数量严重不足(实际数量不到显示数量一半)，投诉成立奖励您500元。
39
PDIP/0625+
全新原装现货库存 询价请加 有其他型号也可咨询
MC145170DT2R2
33
TSSOP16/0606+
进口原装，北京现货
MC145170
80000
-/23+
原装现货
MC145170
80000
-/23+
原装现货
MC145170
50000
-/2035+
原厂原装现货库存支持单天发货
MC145170
80000
-/23+
原装现货
MC145170
521010
NR/2017+
-
MC145170
80000
-/23+
原装现货
MC145170
8000
DIP16/23+
只做原装现货
MC145170
26388
SSOP16/22+
原厂原装现货
MC145170
80000
-/23+
原装现货
MC145170
521010
NR/2017+
-
MC145170
2580
SOP16/2008/2009
原装现货
MC145170
985000
-/21+
100%原装现货，现货型号多欢迎加QQ咨询
MC145170
50000
SMD/22+
进口原装现货实单可谈接受，假一罚十
MC145170
80000
-/23+
原装现货
MC145170
30000
-/-
-
MC145170
9000
SOP16/23+
只做进口原装假一赔十
其频率控制字k由n位的二进制数组成,输出频率由频率控制字决定: 根据取样定律,dds的最高输出频率应小于fc/2,实际应用中一般只能达到0.4fc。 dds的时钟选用a环的输出,频率范围是80mhz~100mhz。而dds的最高时钟是120mhz,因此满足时钟要求。dds输出频率范围是15mhz~19mhz,中心频率为17mhz,频率改变范围可以小于0.02hz,完全满足输出频率间隔为25khz的信号要求。带通滤波器用来抑止dds输出的杂散和噪声。 2．2 a环 主要由集成芯片mc145170外加环路滤波器(lf)、压控振荡器(vco)、温补晶振(txco)以及放大器组成。 (1) 锁相环芯片mc145170 该芯片主要包含可编程÷r、÷n分频器,8位程序控制c寄存器,单端鉴相器pda和双端鉴相器pdb以及锁定指示器ld。通过选择不同的外接参考源或改变参考分频比r便可得到不同的基准参考频率fr;改变程序分频比n的值可得到fv;c寄存器用来控制整个芯片的工作;锁定检测器ld用来检测并指示环路是否锁定。单端鉴相器pda为三态单端输出,当fv>fr或fv相位超前时,输出负脉冲
频率控制字k由n位的二进制数组成,输出频率由频率控制字决定: 根据取样定律,dds的最高输出频率应小于fc/2,实际应用中一般只能达到0.4fc。 dds的时钟选用a环的输出,频率范围是80mhz~100mhz。而dds的最高时钟是120mhz,因此满足时钟要求。dds输出频率范围是15mhz~19mhz,中心频率为17mhz,频率改变范围可以小于0.02hz,完全满足输出频率间隔为25khz的信号要求。带通滤波器用来抑止dds输出的杂散和噪声。 2．2 a环 主要由集成芯片mc145170外加环路滤波器(lf)、压控振荡器(vco)、温补晶振(txco)以及放大器组成。 (1) 锁相环芯片mc145170 该芯片主要包含可编程÷r、÷n分频器,8位程序控制c寄存器,单端鉴相器pda和双端鉴相器pdb以及锁定指示器ld。通过选择不同的外接参考源或改变参考分频比r便可得到不同的基准参考频率fr;改变程序分频比n的值可得到fv;c寄存器用来控制整个芯片的工作;锁定检测器ld用来检测并指示环路是否锁定。单端鉴相器pda为三态单端输出,当fv>fr或fv相位超前时,输出负脉冲;相反,
的调频特性，虽然会在一定程度上减小调频电路的最大频偏，但是可以改善变容二极管结电容随温度变化而带来的中心频率漂移问题，同时通过调整耦合电容c1的大小，可以保证变容二极管工作在线性区，并控制频偏大小。在保证最大频偏的前提下，尽量消除非线性失真、降低输出信号的相位噪声。---起振电路中选用具有低转角频率、低噪声指数的双极性晶体管2sc3356，以提高vco电路频谱近端的频谱质量。在起振电路后附加一级射随器，以减小负载电路对起振电路的影响，从而获得良好的性能。已调信号通过射随器后，分为两路，一路反馈至mc145170的fin端口，以构成锁相回路，另一路送入后端的放大电路，以满足系统的输出功率要求。锁相稳频电路---鉴相器是稳定频率的核心部分，该部分由数字鉴相-鉴频集成芯片mc145170和环路低通滤波器组成，如图6所示。标准晶体振荡器选用morion公司的温补晶振mv68系列(10mhz)，频率偏差小于5×10-6，短期频率稳定度为10-9/s，相位噪声小于-145dbc/hz/10khz，完全可以保证电路满足系统对频偏的要求。---锁相环集成芯片选用了摩托罗拉公司的mc145170，来实现调频激
的调频特性，虽然会在一定程度上减小调频电路的最大频偏，但是可以改善变容二极管结电容随温度变化而带来的中心频率漂移问题，同时通过调整耦合电容c1的大小，可以保证变容二极管工作在线性区，并控制频偏大小。在保证最大频偏的前提下，尽量消除非线性失真、降低输出信号的相位噪声。---起振电路中选用具有低转角频率、低噪声指数的双极性晶体管2sc3356，以提高vco电路频谱近端的频谱质量。在起振电路后附加一级射随器，以减小负载电路对起振电路的影响，从而获得良好的性能。已调信号通过射随器后，分为两路，一路反馈至mc145170的fin端口，以构成锁相回路，另一路送入后端的放大电路，以满足系统的输出功率要求。 锁相稳频电路---鉴相器是稳定频率的核心部分，该部分由数字鉴相-鉴频集成芯片mc145170和环路低通滤波器组成，如图6所示。 标准晶体振荡器选用morion公司的温补晶振mv68系列(10mhz)，频率偏差小于5×10-6，短期频率稳定度为10-9/s，相位噪声小于-145dbc/hz/10khz，完全可以保证电路满足系统对频偏的要求。---锁相环集成芯片选用了摩托罗拉公司的mc145170，来实现调频激励
沿时钟抖动为： 理论上可以认为从锁相环路输出信号的相位噪声特性同vco特性基本一致，但实际的锁相电路会引入一定的噪声，而vco输出放大器也会使产生的时钟信号的相位噪声特性变差。所以在进行锁相环电路的设计时，除了选择具有较低相位噪声的vco外，还应选择具有较低噪声系数的放大器或时钟缓冲器，并尽量将时钟产生电路与其它电路分隔开来。 基于低相位噪声vco的可变采样时钟 图2给出了一个实用的基于低相位噪声vco的低抖动可变采样时钟产生电路。 图2中以mc145170作为时钟产生环路的频率合成器，选用mini-circuits公司的低相位噪声压控振荡器pos-200作为 时钟产生环路的vco，由于pos-200的输出信号要经过多次分路，所以在其输出信号作第一次分路后，一路反馈送入mc145170作为输入调谐信号，另一路则经低噪声放大器放大后输出，然后再作一次分路，一路作为adc的采样时钟，另一路则送入dsp作为adc采样后数字信号的同步时钟。由上面的分析可知，只要设计得当，上述的时钟产生电路输出信号的相位噪声特性将主要取决于pos-200，p
的调频特性，虽然会在一定程度上减小调频电路的最大频偏，但是可以改善变容二极管结电容随温度变化而带来的中心频率漂移问题，同时通过调整耦合电容c1的大小，可以保证变容二极管工作在线性区，并控制频偏大小。在保证最大频偏的前提下，尽量消除非线性失真、降低输出信号的相位噪声。---起振电路中选用具有低转角频率、低噪声指数的双极性晶体管2sc3356，以提高vco电路频谱近端的频谱质量。在起振电路后附加一级射随器，以减小负载电路对起振电路的影响，从而获得良好的性能。已调信号通过射随器后，分为两路，一路反馈至mc145170的fin端口，以构成锁相回路，另一路送入后端的放大电路，以满足系统的输出功率要求。 锁相稳频电路---鉴相器是稳定频率的核心部分，该部分由数字鉴相-鉴频集成芯片mc145170和环路低通滤波器组成，如图6所示。标准晶体振荡器选用morion公司的温补晶振mv68系列(10mhz)，频率偏差小于5×10-6，短期频率稳定度为10-9/s，相位噪声小于-145dbc/hz/10khz，完全可以保证电路满足系统对频偏的要求。---锁相环集成芯片选用了摩托罗拉公司的mc145170，来实现调频激励源的
mc145170.html">mc145170本人在使用mc145170和mc1648做锁相环时,发现无法分频(控制n和rc寄存器)对频率进行控制,但可以控制c寄存器对refout的频率进行控制.特请教.在这里是否跟环路滤波器的参数设置有关呢??
谁有mc145170的资料？快急死了
mc145162，mc145170，mc1648；看看这几个的资料！用三极管做个vco也不错啊！
求助(郭靖):接受机设计方案板主郭靖你好: 我现在在做毕业设计,请求设计接受机方案 要求是:频率在40mhz左右,芯片用mc145170的接受机.现在急用,谢谢!
联系人：
联系方式：